Nguyen Thanh, N., K. Nguyen Dac, D. Doan Duc, H. Tran Trong, T. Nguyen Anh, và Q. Chu Thi Ngoc. Timing Bottleneck Characterization in an Iterative Keccak-F[1600]/SHA3-256 Core: An FPGA/ASIC Study. Tạp Chí Khoa Học Giao Thông Vận Tải, Vol 77, số p.h 9, 1794675600, tr 1138-54, doi:10.47869/tcsj.77.9.2.