N. Nguyen Thanh, K. Nguyen Dac, D. Doan Duc, H. Tran Trong, T. Nguyen Anh, và Q. Chu Thi Ngoc, Timing bottleneck characterization in an iterative Keccak-f[1600]/SHA3-256 core: An FPGA/ASIC study, vn, vol 77, số p.h 9, tr 1138-1154, 1794675600.